



## (12) 发明专利

(10) 授权公告号 CN 101346786 B

(45) 授权公告日 2011. 07. 27

(21) 申请号 200780000955. 5

(22) 申请日 2007. 02. 14

(30) 优先权数据

070672/2006 2006. 03. 15 JP

(85) PCT申请进入国家阶段日

2008. 03. 12

(86) PCT申请的申请数据

PCT/JP2007/052563 2007. 02. 14

(87) PCT申请的公布数据

W02007/119281 JA 2007. 10. 25

(73) 专利权人 株式会社村田制作所

地址 日本京都府

(72) 发明人 元木章博 小川诚 国司多通夫

西川润 高野良比古 黑田茂之

(74) 专利代理机构 中科专利商标代理有限责任

公司 11021

代理人 李香兰

(51) Int. Cl.

H01G 4/12 (2006. 01)

H01G 4/30 (2006. 01)

(56) 对比文件

US 2003/0007314 A1, 2003. 01. 09, 0034.

US 2006/0245141 A1, 2006. 11. 02, 0036,  
0072.

审查员 张颖


权利要求书 1 页 说明书 10 页 附图 2 页

### (54) 发明名称

叠层型电子元件及其制造方法

### (57) 摘要

在叠层体的规定面上,在通过对多个内部电极各端部的露出处直接实施电镀而形成外部电极时,电镀液会浸入绝缘体层与内部电极之间的界面的间隙,这样得到的叠层型电子元件往往会导致构造缺陷,可靠性低下。本发明的方法是:在内部电极(3)的各端部露出的端面(6)上赋以疏水处理剂(15),使其填充在绝缘体层(2)与内部电极(3)间的界面的间隙(14)中。其后,经过研磨,使内部电极(3)充分地从端面(6)上露出,并且除去多余的疏水处理剂,之后在端面(6)上直接形成电镀膜。



1. 一种叠层型电子元件的制造方法,包括:

准备叠层体的工序,其中该层叠体含有层叠的多个绝缘体层和沿所述绝缘体层间的界面形成的多个内部电极,且所述内部电极的各端部在规定面上露出;和

按照使露出于所述叠层体的所述规定面上的多个所述内部电极的各端部相互电连接的方式,在所述叠层体的所述规定面上形成外部电极的工序,

在形成所述外部电极的工序前,还包括对所述叠层体的至少露出所述内部电极的端部的所述规定面赋以疏水处理剂的工序,

形成所述外部端子电极的工序包括:在赋予了所述疏水处理剂的所述叠层体的、露出所述内部电极的端部的所述规定面上,直接形成镀膜的工序,

在赋予所述疏水处理剂的工序之后,在形成所述外部电极的工序之前,还包含:使用研磨剂,对所述叠层体的、露出所述内部电极的端部的所述规定面进行研磨的工序。

2. 根据权利要求1所述的叠层型电子元件的制造方法,其特征在于,

所述疏水处理剂是含有联结了有机官能团的Si的硅烷偶联剂,有机官能团的碳原子数总和在6以上。

3. 一种叠层型电子元件,包含:

叠层体,其含有层叠的多个绝缘体层和沿所述绝缘体层间的界面形成的多个内部电极,且所述内部电极的各端部在规定面上露出;和

外部电极,其按照使露出于所述叠层体的所述规定面上的多个所述内部电极的各端部相互电连接的方式,形成在所述叠层体的所述规定面上,

所述外部电极的至少与所述内部电极直接连接的部分是由镀膜构成,且疏水处理剂被填充在所述绝缘体层与所述内部电极之间的界面的至少一部分上,

在所述叠层体的、露出所述内部电极的端部的所述规定面与所述镀膜之间不存在所述疏水处理剂。

4. 根据权利要求3所述的叠层型电子元件,其特征在于,

所述疏水处理剂是含有联结了有机官能团的Si的硅烷偶联剂,有机官能团的碳原子数总和在6以上。

## 叠层型电子元件及其制造方法

### 技术领域

[0001] 本发明涉及叠层型电子元件及其制造方法。特别涉及外部电极是在叠层体的外表面上直接通过电镀形成的叠层型电子元件及其制造方法。

### 背景技术

[0002] 如图 4 所示,以叠层陶瓷电容器为代表的叠层型电子元件 101 一般包括例如叠层体 105,其包含:由例如陶瓷电介质组成的叠层的多个绝缘体层 102、和沿绝缘体层 102 之间的界面形成的多个层状内部电极 103 和 104。在叠层体 105 的一方及另一方端面 106 和 107 上,分别有多个内部电极 103 和多个内部电极 104 的各端部露出,分别将这些内部电极 103 的各端部和内部电极 104 的各端部相互电连接,外部电极 108 和 109 就会形成。

[0003] 在形成外部电极 108 和 109 时,一般首先通过将含有金属成分和玻璃成分的金属膏涂布在叠层体 105 的端面 106 和 107,然后烘烤,从而形成膏电极层 110。然后在膏电极层 110 上形成以例如 Ni 为主要成分的第 1 镀层 111,进而再在其上形成例如以 Sn 为主要成分的第 2 镀层 112。也就是说,外部电极 108 和 109 分别是由膏电极层 110、第 1 镀层 111 和第 2 镀层 112 的 3 层结构组成。

[0004] 当用焊料在基板上安装叠层型电子元件 101 时,要求外部电极 108 和 109 要与焊料有良好的浸润性。同时要求,外部电极 108 能使处于相互电绝缘状态下的多个内部电极 103 相互电连接,且外部电极 109 能使处于相互电绝缘状态下的多个内部电极 104 相互电连接。对于确保焊料的浸润性,上述第 2 镀层 112 实现了这一功能;对于相互电连接内部电极 103 和 104,膏电极层 110 实现了这一功能。第 1 镀层 111 在焊料焊接时起到防止熔食的作用。

[0005] 然而,膏电极层 110 的厚度很大,有几十  $\mu\text{m}$ ~几百  $\mu\text{m}$ 。因此,为了将该叠层型电子元件 101 的尺寸控制在一定规格值,无奈需要减少用来确保静电电容的有效体积,以确保该膏电极层 110 的体积。另一方面,由于镀层 111 和 112 的厚度为几  $\mu\text{m}$  左右,所以如果仅用第 1 镀层 111 和第 2 镀层 112 就可以构成外部电极 108 和 109 的话,那用来确保静电电容的有效体积就会被更多地确保。

[0006] 例如,特开 2004-146401 号公报(专利文献 1)公开了以下方法:将导电膏涂布在叠层体端面的至少内部电极沿叠层方向的楞部,使其与内部电极引出部接触,通过烘烤或热固化该导电膏形成导电膜,然后再在叠层体端面上实施电解电镀,形成电解电镀膜,使其与上述楞部的导电膜相接。由此,可以减少外部电极端面上的厚度。

[0007] 此外,特开昭 63-169014 号公报(专利文献 2)还公开了以下方法:对叠层体内部电极露出的整个侧壁面,按照露在侧壁面上的内部电极短路的方式,通过无电解电镀析出导电金属膜。

[0008] 但是,专利文献 1 和 2 记载的外部电极的形成方法,有时会由于在内部电极露出的端部上直接电镀,导致沿内部电极与绝缘体层间的界面浸入叠层体中的电镀液,侵蚀构成绝缘体层的陶瓷和内部电极,造成构造缺陷。并且,由此产生叠层型电子元件耐湿负载特性

恶化等可靠性欠佳的情况。

[0009] 专利文献 1 :特开 2004-146401 号公报

[0010] 专利文献 2 :特开昭 63-169014 号公报

## 发明内容

[0011] 本发明就是鉴于上述问题点提出的,目的在于提供一种叠层型电子元件的制造方法,仅用电镀析出物实质形成叠层型电子元件的外部电极,就可以使有效体积率创优,不仅如此,还能够无构造缺陷,使可靠性创优。

[0012] 本发明的另一目的在于,提供一种根据上述制造方法制造的叠层型电子元件。

[0013] 本发明首先提出一种叠层型电子元件的制造方法,包括:准备叠层体的工序,其中该层叠体含有层叠的多个绝缘体层和沿绝缘体层间的界面形成的多个内部电极,且内部电极的各端部在规定面上露出;和按照使露出于叠层体的所述规定面上的多个所述内部电极的各端部相互电连接的方式,在叠层体的规定面上形成外部电极的工序。

[0014] 为了解决上述的技术问题,本发明的叠层型电子元件的制造方法的特征在于,在形成外部电极的工序前,还包括:对叠层体的至少露出多个内部电极的端部的所述规定面赋以疏水处理剂的工序,形成外部端子电极的工序包括:在赋予了疏水处理剂的叠层体的、露出多个内部电极端部的所述规定面上,直接形成镀膜的工序。这里,为形成镀膜,可以使用电解电镀和无电解电镀的任何一种。

[0015] 本发明的叠层型电子元件的制造方法,优选在赋以疏水处理剂的工序之后,在形成外部电极的工序之前,还包含:使用研磨剂,对叠层体的、露出内部电极端部的规定面进行研磨的工序。

[0016] 本发明还要提出一种叠层型电子元件,它具有:叠层体,含层叠的多个绝缘体层和沿绝缘体层间界面形成的多个内部电极,内部电极各端部在规定面上露出;和外部电极,按照使露出于叠层体的规定面上的多个内部电极的各端部相互电连接的方式,形成在叠层体的上述规定面上。

[0017] 本发明的叠层型电子元件的特征在于,外部电极的至少与内部电极直接连接的部分是由镀膜构成,且疏水处理剂被填充在绝缘体层与内部电极之间的界面的至少一部分上。

[0018] 本发明的叠层型电子元件,优选在叠层体的、露出内部电极端部的规定面与镀膜之间实质上不存在疏水处理剂。

[0019] 本发明,优选上述疏水处理剂是含有联结了有机官能团的 Si 的硅烷偶联剂,有机官能团的碳原子数总和在 6 以上。

[0020] 根据本发明,首先,由于外部电极实质上仅由镀膜形成,所以可以得到有效体积率卓著的叠层型电子元件。进而,由于疏水处理剂的作用,所以可以得到无构造缺陷的可靠性超群的叠层型电子元件。

[0021] 若在本发明中,在赋予疏水处理剂的工序之后,在形成外部电极的工序之前,再进一步实施用研磨剂对叠层体的、露出内部电极端部的规定面进行研磨的工序,则有利地除去在叠层体的、露出内部电极端部的规定面上附着的疏水处理剂,这样不会产生电镀不上的不利情况。另一方面,对于在绝缘体层与内部电极之间的界面的至少一部分填充的疏水

处理剂,由于通过上述研磨也不会除去,所以防止镀液浸入的效果可以持续保持。

## 附图说明

[0022] 图 1 是本发明一实施方式下的叠层型电子元件 1 的截面图。

[0023] 图 2 是放大显示图 1 所示的叠层体 5 的内部电极 3a 和 3b 露出部分的截面图,表示赋以疏水处理剂前的状态。

[0024] 图 3 是与图 2 相对应的图,表示赋以疏水处理剂且实施研磨后的状态。

[0025] 图 4 是以往的叠层型电子元件 101 的截面图。

[0026] 图中:

[0027] 1...叠层型电子元件,2...绝缘体层,3、4...内部电极,5...叠层体,6、7...端面,8、9...外部电极,10...第 1 镀层,11...第 2 镀层,15...疏水处理剂

## 具体实施方式

[0028] 对于本发明的叠层型电子元件的制造方法,前提是:在形成外部电极的过程中,直接在叠层体的露出内部电极端部的面上形成电镀膜,不形成膏电极、溅射电极、蒸镀电极等。此外,特征是:在形成电镀膜之前,在叠层体的至少露出内部电极端部的面上赋以疏水处理剂。图 1 表示这样得到的叠层型电子元件的一例。

[0029] 如图 1 所示,叠层型电子元件 1 具备叠层体 5,其含有被叠层的多个绝缘体层 2、和沿绝缘体层 2 间的界面形成的多个层状内部电极 3 和 4。当叠层型电子元件 1 构成叠层陶瓷电容器时,绝缘体层 2 由陶瓷电介质构成。在叠层体 5 的一方及另一方的端面 6 和 7 上,分别有多个内部电极 3 和多个内部电极 4 的各端部露出,将这些内部电极 3 的各端部和内部电极 4 的各端部分别电连接,就会形成外部电极 8 和 9。

[0030] 另外,在与本发明相关的制造方法中,形成外部电极 8 和 9 之前会实施赋以疏水处理剂的工序,图 1 并未图示疏水处理剂。

[0031] 外部电极 8 和 9 分别由电镀膜实质构成,包括:首先在内部电极 3 和 4 露出的端面 6 和 7 上形成的第 1 镀层 10,和在其上形成的第 2 镀层 11。

[0032] 对于构成最外层的第 2 镀层 11 而言,由于要求其对焊料具有良好的浸润性,所以优选 Sn 和 Au 等为其主要成分。此外,对于第 1 镀层 10 而言,由于要求其能使处于相互电绝缘状态下的多个内部电极 103 分别相互电连接,并且起到在焊接时防止熔食的作用,所以优选 Ni 等为其主要成分。

[0033] 如图示的实施方式,外部电极 8 和 9 不一定为 2 层构造,既可为 1 层构造,也可为 3 层以上构造。可以列举以下构造:例如,按 Cu 镀层、Ni 镀层、Sn 镀层的顺序形成第 1、第 2、第 3 镀层的 3 层构造;和按 Ni 镀层、Cu 镀层、Ni 镀层、Sn 镀层的顺序形成第 1、第 2、第 3、第 4 镀层的 4 层构造等。

[0034] 对于形成第 1 和第 2 镀层 10 和 11 的电镀方法,既可以是使用还原剂析出金属离子的无电解电镀法,也可以是进行通电处理的电解电镀法。另外,关于具体的电镀方法,后边将有阐述。

[0035] 根据本发明的制造方法,如上所述,在形成外部电极 8 和 9 之前,进一步特定的是在形成第 1 镀层 10 之前,会实施赋以疏水处理剂的工序。在赋以疏水处理剂时,既可以将

叠层体 5 浸渍在含有疏水处理剂的液体中,也可以将含有疏水处理剂的液体至少涂布或喷雾在叠层体 5 的露出内部电极 3 和 4 各端部的端面 6 和 7 上,其方法不特别限定。

[0036] 图 2 和图 3 是图 1 所示的叠层体 5 的露出内部电极 3 的一方的端面 6 附近的放大图。图 2 和图 3 表示了形成外部电极 8 之前的状态。另外,关于另一方的端面 7 以及在其上露出的内部电极 4,由于实质与图 2 和图 3 所示端面 6 及内部电极 3 的情况相同,所以省略图示与说明。

[0037] 如图 2 所示,在叠层体 5 上,绝缘体层 2 与各内部电极 3 和 4 之间的界面上大多存在微小的间隙 14。当向这种叠层体 5 赋以疏水处理剂时,如图 3 所示,间隙 14 中、与叠层体 5 表面相连的间隙 14 会被疏水处理剂 15 填充。当该疏水处理剂 15 通过干燥而固化时,就会起到防止电镀液和水分等浸入间隙 14 的作用。这样一来,叠层型电子元件 1 的构造欠缺就会被抑制,耐湿负载特性就会提高。

[0038] 另外,对叠层体 5 赋予的疏水处理剂 15 不仅填充上述间隙 14,而且还形成一种膜,披覆内部电极 3 和 4 分别露出的整个端面 6 和 7,或者叠层体 5 的整个外表面。以此方式披覆整个面的疏水处理剂 15 在图 3 中未被图示。对于披覆整个面的疏水处理剂 15 的膜,由于厚度很薄,有几十~几百 nm,所以即使存在也不会有大问题。但是,如果要使第 1 镀层 10 对叠层体 5 的密封状态更牢靠,优选除去至少端面 6 和 7 上的疏水处理剂 15 的膜。

[0039] 作为除去方法,可以使用喷沙或滚筒研磨等用研磨剂研磨的一般方法。如图 3 所示,即便这样除膜,也不会除去填充于上述间隙 14 中的疏水处理剂 15。因此,在实施上述研磨工序之后再形成第 1 镀层 10 的话,就可以得到密封程度优良的外部电极 8 和 9,而不会因蚀刻液而侵蚀叠层体 5 的内部。

[0040] 下面,就疏水处理剂进行说明。用于本发明的疏水处理剂,只要是防止电镀液和水分等浸入叠层体 5 的,其种类不作特别限定。可以列举:例如硅烷偶联剂等。

[0041] 此外,硅烷偶联剂含有联结了有机官能团的 Si,如果该有机官能团的碳原子数总和在 6 以上,疏水作用就会更大。该疏水作用越大,越有益于降低耐湿负载试验中的不良率。作为官能团,可以列举:例如烷基等。

[0042] 下面,说明在赋以疏水处理剂 15 后的叠层体 5 上通过电解电镀或无电解电镀形成第 1 镀层 10 的工序。

[0043] 电镀之前的叠层体 5 的状态是:在一方端面 6 上露出的多个内部电极 3 的相互之间,以及在另一方端面 7 上露出的多个内部电极 4 的相互之间是电绝缘的。为了形成第 1 镀层 10,首先要使电镀液中的金属离子对内部电极 3 和 4 的各个露出部分析出。然后,进一步使该电镀析出物成长,形成如下状态:在相邻的内部电极 3 的各露出部以及相邻的内部电极 4 的各露出部上,使电镀析出物分别形成物理连接。将这种电镀工序在内部电极 3 和 4 分别露出的端面 6 和 7 的各自的整个面上推行,就会在内部电极 3 和 4 露出的端面 6 和 7 上,形成均匀致密的第 1 镀层 10。

[0044] 只要第 1 镀层 10 形成了,第 2 镀层 11 就很容易通过一般方法形成。这是因为,在要形成第 2 镀层 11 的阶段中,应该电镀的地方已经形成了具有导电性的连续的面。在形成第 2 镀层 11 时,可以使用电解电镀和无电解电镀的任何一种。

[0045] 上述的电镀方法是利用了电镀析出物优良的成长力和展性。为使上述电镀析出物相互连接的状态容易形成,在使用电解电镀的情况下,绝缘体层 2 的厚度优选在 10  $\mu\text{m}$  以

下;在使用无电解电镀的情况下,绝缘体层 2 的厚度优选在  $50\mu\text{m}$  以下。

[0046] 此外,优选电镀之前内部电极 3 和 4 引入端面 6 和 7 的长度在  $1\mu\text{m}$  以下。这是因为如果大于  $1\mu\text{m}$ ,就很难向内部电极 3 和 4 的露出部分提供电子,也就很难形成电镀析出。要想缩短上述引入长度,可以对端面 6 和 7 实施喷沙或滚筒研磨等研磨,减小绝缘体层 2。该研磨工序可以一并完成上述的用来除去赋以叠层体 5 表面的疏水处理剂 15 的研磨工序。

[0047] 下面,分电解电镀法的情况和无电解电镀法的情况,对电镀方法的具体例进行说明。

[0048] 电解电镀法的情况下,例如向具备供电端子的容器中,投入外部电极 8 和 9 形成之前的叠层体 5 和导电媒质,在使其浸渍在含有金属离子的电镀液的状态下,边旋转上述容器边通电。这时,如果设容器的旋转数为  $10\text{r.p.m}$  以上,电镀膜的成长力就会增强,从而形成均匀致密的第 1 镀层 10。作为适于第 1 镀层 10 的金属,可以列举 Ni 和 Cu。Cu 是展性优良的材质, Ni 通过添加适当的光泽剂,展性会有所提高。

[0049] 无电解电镀的情况下,向注满电镀液的容器中投入介质和在外部电极 8 和 9 形成之前的叠层体 5,该电镀液含有还原剂、以及具有在电化上比该还原剂的氧化还原电位高的析出电位的金属离子,然后使容器旋转、摇动或振动,在容器中搅拌叠层体 5。还原剂一旦被氧化,因其氧化作用产生的电子就会被提供给内部电极 3 和 4。然后,液体中的金属离子接受其提供的电子,在内部电极 3 和 4 的露出部分析出电镀膜。持续这一过程,电镀膜就会成长,从而形成均匀致密的第 1 镀层 10。

[0050] 使用上述无电解电镀法的情况下,工序变得简单,无需通常在无电解电镀过程中所需的事先赋以 Pd 等催化剂的工序。此外,内部电极 3 和 4 即便是以廉价金属 Ni、Cu 等为主要成分,也可以形成均匀致密的第 1 镀层 10。另外,如果媒质的至少表面是对还原剂具有催化剂活性的金属,那么第 1 镀层 10 的致密性会进一步提高。

[0051] 形成外部电极 8 和 9 的电镀方法不限于上述方法。

[0052] 至此,结合图示的实施方式,对本发明进行了说明。在本发明的范围之内,其他的各种变形例都是可能的。

[0053] 例如,作为应用本发明的叠层型电子元件,叠层片式电容器具有代表性,此外,本发明还可以应用于叠层片式电感器、叠层片式热敏电阻等。

[0054] 因此,对于叠层型电子元件具备的绝缘体层,只要具有电绝缘功能即可,材质无关紧要。也就是说,绝缘体层不一定是由陶瓷电介质构成,也可以由压电陶瓷、半导体陶瓷、磁性陶瓷、树脂等构成。

[0055] 以下,对根据本发明实施的实验例进行说明。

[0056] [实验例 1]

[0057] 准备一种被镀物,它是长  $2.0\text{mm}$ 、宽  $1.25\text{mm}$ 、厚  $1.25\text{mm}$  用于叠层陶瓷电容器的叠层体,绝缘体层由钛酸钡系电介质材料构成,内部电极以 Ni 为主要成分,相邻的内部电极间的绝缘体层的厚度为  $1.9\mu\text{m}$ ,内部电极的厚度平均为  $0.6\mu\text{m}$ 。

[0058] 另一方面,准备含有疏水处理剂的液体,如表 1 所示,为 16 种,用异丙醇 (IPA) 使各种硅烷偶联剂或钛偶联剂稀释成 3 重量%。

[0059] [表 1]

[0060]

疏水处理剂记号	疏水处理剂的主要成分	碳原子数的总和
A	硅烷偶联剂： $(\text{CH}_3\text{O})_3\text{Si}-(\text{CH}_2)_9\text{CH}_3$	10
B	硅烷偶联剂： $(\text{C}_2\text{H}_5\text{O})_3\text{Si}-(\text{CH}_2)_3\text{NH}_2$	3
C	硅烷偶联剂： $(\text{CH}_3\text{O})_3\text{Si}-(\text{CH}_2)_3\text{NH}_2$	3
D	硅烷偶联剂： $(\text{CH}_3\text{O})_3\text{Si}-\text{CH}_3$	1
E	硅烷偶联剂： $(\text{C}_2\text{H}_5\text{O})_3\text{Si}-\text{CH}_3$	1
F	硅烷偶联剂： $(\text{CH}_3\text{O})_3\text{Si}-(\text{CH}_2)_5\text{CH}_3$	6
G	硅烷偶联剂： $(\text{CH}_3\text{O})_3\text{Si}-\text{CH}_2\text{CH}_2\text{C}_8\text{F}_{17}$	10
H	硅烷偶联剂： $(\text{CH}_3\text{O})_3\text{Si}-(\text{CH}_2)_3\text{NH}-\text{C}_6\text{H}_5$	9
I	钛偶联剂： $(\text{CH}_3\text{O})_3\text{Ti}-(\text{CH}_2)_9\text{CH}_3$	10
J	钛偶联剂： $(\text{C}_2\text{H}_5\text{O})_3\text{Ti}-(\text{CH}_2)_3\text{NH}_2$	3
K	钛偶联剂： $(\text{CH}_3\text{O})_3\text{Ti}-(\text{CH}_2)_3\text{NH}_2$	3
L	钛偶联剂： $(\text{CH}_3\text{O})_3\text{Ti}-\text{CH}_3$	1
M	钛偶联剂： $(\text{C}_2\text{H}_5\text{O})_3\text{Ti}-\text{CH}_3$	1
N	钛偶联剂： $(\text{CH}_3\text{O})_3\text{Ti}-(\text{CH}_2)_5\text{CH}_3$	6
O	钛偶联剂： $(\text{CH}_3\text{O})_3\text{Ti}-\text{CH}_2\text{CH}_2\text{C}_8\text{F}_{17}$	10
P	钛偶联剂： $(\text{CH}_3\text{O})_3\text{Ti}-(\text{CH}_2)_3\text{NH}-\text{C}_6\text{H}_5$	9

[0061] 接着,将上述叠层体浸渍在上述 16 种含有疏水处理剂的各个液体中,在 120℃下保持 10 分钟。另外,如以下说明的那样,采用赋予了表 1 所示的疏水处理剂 A ~ P 的叠层体,分别制作后面表 2 所示的试样 1 ~ 16 的叠层陶瓷电容器。此外,作为比较例,用未赋予疏水处理剂的叠层体,制作表 2 所示的试样 17 的叠层陶瓷电容器。

[0062] 接下来,就试样 1 ~ 16 的叠层体做如下操作:在含疏水处理剂的液体中浸渍,之后从该液体中取出,干燥后用研磨剂对叠层体进行喷沙处理,调整内部电极对于内部电极露出的叠层体端面的引入长度,使其最长处为 0.1  $\mu\text{m}$ 。与此同时,除去在叠层体表面赋予的疏水处理剂。这时,通过透过型电子显微镜,确认了叠层体内的在绝缘体层和内部电极之间界面上填充的疏水处理剂未被除去。

[0063] 另一方面,就试样 17 的叠层体做如下操作:仅实施使用研磨剂的喷沙处理,调整



内部电极对于内部电极露出的叠层体端面的引入长度,使其最长处为  $0.1\mu\text{m}$ 。

[0064] 接下来,将 500 个上述叠层体投入容积为 300cc 的旋转槽中,而且,投入 100cc 的直径为 0.4mm 的 Sn-Ag-Cu 制媒质,将直径为 7.5mm 的披覆尼龙的铁球作为搅拌珠投入 50cc。然后,将上述旋转槽浸渍在以下的 Cu 触击电镀液 (strike plating bath) 中,边旋转边开始通电,旋转数为 10r. p. m,电流密度为  $0.11\text{A}/\text{dm}^2$ 。这样,在通电开始后的 60 分钟后,在内部电极露出的叠层体表面,就会形成厚度为  $0.5\mu\text{m}$  的 Cu 触击电镀层。

[0065] <Cu 触击电镀液>

[0066] 焦磷酸铜 (II) :14g/L

[0067] 焦磷酸 :120g/L

[0068] 草酸钾 :10g/L

[0069] pH :8.5

[0070] 温度 :25℃

[0071] 接下来,将投入了形成过上述 Cu 触击电镀层的叠层体的旋转槽,浸渍在 pH 调整为 8.8 浴温为 25℃的焦磷酸系 Cu 镀液 (MURATA 公司产的 Pyrodon) 中,边旋转边开始通电,旋转数为 10r. p. m,电流密度为  $0.3\text{A}/\text{dm}^2$ 。在通电开始后 60 分钟后,Cu 触击电镀层上,就会形成厚度为  $4.0\mu\text{m}$  的 Cu 触击电镀层。

[0072] 接下来,将投入了形成过上述 Cu 镀层的叠层体的旋转槽,浸渍在 pH 调整为 4.2 浴温为 60℃的 Ni 电镀用的瓦特液 (Watt bath) 中,边旋转边开始通电,旋转数为 10r. p. m,电流密度为  $0.2\text{A}/\text{dm}^2$ 。在通电开始后 60 分钟后,Cu 触击电镀层上会形成厚度为  $3.0\mu\text{m}$  的 Ni 镀层。

[0073] 接下来,将投入了形成过上述 Ni 镀层的叠层体的旋转槽,浸渍在 pH 调整为 5.0 浴温为 33℃的 Sn 镀液 (Dipsol 公司产 Sn-235) 中,边旋转边开始通电,旋转数为 10r. p. m,电流密度为  $0.1\text{A}/\text{dm}^2$ 。在通电开始后 60 分钟后,Ni 触击电镀层上会形成厚度为  $4.0\mu\text{m}$  的 Sn 镀层。

[0074] 这样,就可以直接对叠层体形成镀层,不形成膏电极层等,获得具有由电镀层构成的外部电极的、试样 1 ~ 17 的叠层陶瓷电容器。

[0075] 接下来,分别针对试样 1 ~ 17,通过超声波探伤,对 100 个叠层陶瓷电容器的构造缺陷进行评价。将发现构造缺陷的试样视为不良,进行统计,结果在表 2 的“构造缺陷发生数”一栏中表示。

[0076] 此外,分别针对试样 1 ~ 17,对 100 个叠层陶瓷电容器进行耐湿负载试验 (温度为 120℃、湿度为 85%、气压为 0.2MPa、施加电压为 12.6V)。将 2000 小时过后绝缘电阻值为  $1\text{M}\Omega$  以下的试样视为不良,其不良个数在表 2 的“耐湿负载试验不良数”一栏中表示。

[0077] [表 2]

[0078]

试样号	疏水处理剂种类	构造缺陷发生数	耐湿负载试验不良数
1	A	0/100	0/100
2	B	0/100	1/100

3	C	0/100	2/100
4	D	0/100	5/100
5	E	0/100	4/100
6	F	0/100	0/100

[0079]

7	G	0/100	0/100
8	H	0/100	0/100
9	I	0/100	0/100
10	J	0/100	6/100
11	K	0/100	6/100
12	L	0/100	7/100
13	M	0/100	9/100
14	N	0/100	2/100
15	O	0/100	0/100
16	P	0/100	1/100
17	无	12/100	15/100

[0080] 如表 2 所示,进行过疏水处理的试样 1 ~ 16 没有发生构造缺陷。此外,耐湿负载试验中的不良率也不到 10%。

[0081] 与其相对,没有进行疏水处理的试样 17 发生了几次构造缺陷,耐湿负载试验中的不良率达到 10% 以上。但是,由于本实验例中所采用的耐湿负载试验条件非常苛刻,所以,实际使用上,因用途各异,有时也没有问题。

[0082] [实验例 2]

[0083] 作为被镀物,准备与实验例 1 相同的用于叠层陶瓷电容器的叠层体。

[0084] 另一方面,与实验例 1 的情况相同,准备表 1 所示的 16 种含疏水处理剂的液体,将上述叠层体分别浸渍在这些液体中,在 120℃ 下保持 10 分钟。实验例 2 中,用赋以表 1 所示的疏水处理剂 A ~ P 的叠层体,分别制作后面表 3 所示的试样 21 ~ 36 的叠层陶瓷电容器。此外,作为比较例,用未赋以疏水处理剂的叠层体,制作表 3 所示的试样 37 的叠层陶瓷电容器。

[0085] 接下来,与实验例 1 的情况相同,就试样 21 ~ 35 的叠层体做如下操作:在含疏水处理剂的液体中浸渍,之后从该液体中取出,干燥后用研磨剂对叠层体进行喷沙处理,调整

内部电极对于内部电极露出的叠层体端面的引入长度,使其最长处为  $0.1\mu\text{m}$ 。与此同时,除去赋以叠层体表面的疏水处理剂。这时,通过透过型电子显微镜,确认到叠层体内的在绝缘体层和内部电极之间界面上填充的疏水处理剂未被除去。

[0086] 另一方面,就试样 37 的叠层体做如下操作:仅实施使用研磨剂的喷沙处理,调整内部电极对于内部电极露出的叠层体端面的引入长度,使其最长处为  $0.1\mu\text{m}$ 。

[0087] 接着,将 5000 个上述叠层体投入容积为 300cc 的旋转槽中,并且,将披覆了 Cu 的直径为 1.0mm 的导电媒质投入 100cc。然后,将上述旋转槽浸渍在按以下条件设定的无电解 Cu 镀液中并使其旋转,旋转数为 10r. p. m。电镀开始 120 分钟后,内部电极露出的叠层体表面,就会形成厚度为  $3.0\mu\text{m}$  的 Cu 镀层。

[0088] < 无电解 Cu 镀液 >

[0089] 酒石酸钾钠四水合物 :30g/L

[0090] 硫酸铜五水合物 :10g/L

[0091] 聚乙二醇 (分子量 :1000 ~ 2000) :1g/L

[0092] NaOH :5g/L

[0093] 甲醛 :4g/L

[0094] 温度 :40℃

[0095] 充气 :0.5L/分

[0096] 接着,将投入了形成过上述无电解 Cu 镀层的叠层体的旋转槽,用纯水洗涤,之后浸渍在 pH 调整为 4.2 浴温为 60℃ 的镀 Ni 用瓦特液中,边旋转边开始通电,旋转数为 10r. p. m,电流密度为  $0.2\text{A}/\text{dm}^2$ 。在通电开始后 60 分钟后,Cu 镀层上会形成厚度为  $3.0\mu\text{m}$  的 Ni 镀层。

[0097] 接着,将投入了形成过上述 Ni 镀层的叠层体的旋转槽,浸渍在 pH 调整为 5.0 浴温为 33℃ 的 Sn 镀液 (Dipsol 公司产 Sn-235) 中,边旋转边开始通电,旋转数为 10r. p. m,电流密度为  $0.1\text{A}/\text{dm}^2$ 。在通电开始后 60 分钟后,Ni 镀层上会形成厚度为  $4.0\mu\text{m}$  的 Sn 镀层。

[0098] 这样,就可以直接对叠层体形成镀层,不形成膏电极层等,获得具有由镀层组成的外部电极的、试样 21 ~ 37 的叠层陶瓷电容器。

[0099] 接下来,使用与实验例 1 的情况相同的方法,实施构造缺陷评价以及耐湿负载试验。其结果在表 3 的“构造缺陷发生数”和“耐湿负载试验不良数”各栏中表示。

[0100] [表 3]

[0101]

试样号	疏水处理剂种类	构造缺陷发生数	耐湿负载试验不良数
21	A	0/100	0/100
22	B	0/100	2/100
23	C	0/100	4/100
24	D	0/100	8/100

25	E	0/100	8/100
26	F	0/100	0/100
27	G	0/100	0/100
28	H	0/100	0/100
29	I	0/100	1/100
30	J	0/100	10/100
31	K	0/100	9/100
32	L	0/100	10/100
33	M	0/100	12/100
34	N	0/100	5/100
35	O	0/100	1/100
36	P	0/100	3/100
37	无	16/100	30/100

[0102] 如表 3 所示,进行过疏水处理的试样 21 ~ 36 没有发生构造缺陷。此外,耐湿负载试验中的不良率也不到 15%。特别是表 1 所示的疏水处理剂 A、F、G 和 H,用碳原子数为 6 以上的硅烷偶联剂作疏水处理剂的试样 21、26、27 和 28,其不良率不到 1%。

[0103] 与其相对,没有进行疏水处理的试样 37 发生了几次构造缺陷,耐湿负载试验中的不良率达到 15% 以上。但是,由于本实验例中所采用的耐湿负载试验条件非常苛刻,所以,实际使用上,因用途各异,有时也没有问题。




图 1




图 2




图 3




图 4